serdes介面

以PCI-e 2.0為例,SerDes完整介面架構由下至上包含PMA、PCS、MAC、DLL、TL,其中PMA、PCS、MAC為大家所熟知,PMA是類比實體層(PHY),PCS是數位實體層,MAC則是媒體存取控制層,PCI-e 2.0 ...

相關軟體 Eusing Clock 下載

Eusing Clock is a small desktop clock application, which provides you with a great looking, colorful clock on the screen of your computer. Eusing Clock can be configured to show local time and also ...

了解更多 »

  • FPGA內建SERDES介面 解決CDR抖動成關鍵 新通訊 2007 年 8 月號 78 期《 技術前瞻 》 文.Dan Sides/Bertrand Leigh 多年來,晶片功能...
    FPGA內建SERDES介面 解決CDR抖動成關鍵 - 技術前瞻 - 新通訊元件 ...
    http://www.2cm.com.tw
  • Agreements (IAs), that have defined 5 generations of the electrical interface of SerDes, a...
    SerDes - Wikipedia
    https://en.wikipedia.org
  • SerDes 是什麼? SerDes(序列器/解除序列器)是能夠將大位元寬度的單端匯流排,壓縮為一個或多個差動訊號的裝置,差動訊號的切換頻率會高於大位元寬度的單端匯流排。SerDe...
    CTIMES- SerDes 的基礎 : - 系統通知
    http://www.ctimes.com.tw
  • MII是英文Medium Independent Interface的縮寫,翻譯成中文是“介質獨立介面”,該介面一般應用於乙太網硬體平臺的M...
    MIIGMIIRGMIIRMIISMIISSMIITBIRTBI @ H_H's note :: ...
    http://cloud921.pixnet.net
  • TILinks 產品能滿足廣泛的介面需求,範圍包括從高速通訊及高解析度影片到耐用的工業及汽車介面。 這些產品皆適用於更高頻寬及更長傳輸距離,同時又可減少系統大小、成本與複雜性。
    介面 IC | Serdes | 數位隔離 | 乙太網路 | RS485 | LVDS | ...
    http://www.ti.com
  • GMII,RGMII,SGMII,TBI,RTBI介面信號及時序介紹,.GMII,RGMII,SGMII,TBI,RTBI介面信號及時序介紹千兆乙太網MII介面類型主要有GMII、...
    GMII,RGMII,SGMII,TBI,RTBI介面信號及時序介紹 | 研發互助社區
    http://cocdig.com
  • 以PCI-e 2.0為例,SerDes完整介面架構由下至上包含PMA、PCS、MAC、DLL、TL,其中PMA、PCS、MAC為大家所熟知,PMA是類比實體層(PHY),PCS是數...
    SoC系統晶片內部的高速解串器 - DIGITIMES-首頁
    http://www.digitimes.com.tw
  • SerDes Interface IEEE-HSSG-Kauai-NOV99 v-4 1 10GigE SerDes Interface Iain Verigin - PMC-Si...
    10GigE SerDes Interface - IEEE 802
    http://www.ieee802.org
  • Browse and download datasheets for TI's serializer and deserializer products for SDI (...
    Interface - Analog, Embedded Processing, Semiconductor ...
    http://www.ti.com
  • 隨著對資訊流量需求的不斷成長,傳統平行介面技術成為進一步提高數據傳輸速率的瓶頸。過去主要用於光纖通訊的串列通訊技術 SERDES正取代傳統平行匯流排而成為高速介面技術的主流。本文闡...
    高速串列通訊技術的發展、設計及應用
    http://archive.eettaiwan.com